(54) CLOCK SIGNAL REGENERAT CIRCUIT


(43) 30.11.1988 (19) JP (11) 63-292840 (A)

(21) Appl. No. 62-128663 (22) 26.5.1987 (71) NIPPON TELEGR & TELEPH CORP <NTT> (72) KAZUTO TANAKA(2)

(51) Int. Cl⁴. H04L7/02,H03K5/00,H03K5/08

PURPOSE: To prevent jitter due to interference between codes from being generated, by estimating the potential of a detecting signal at a timing when a regular code changes from the encoding pattern of a demodulation signal, and controlling the value of a reference voltage so as to be set equal to the potential.

CONSTITUTION: An input detecting signal (a) inputted from an input terminal 1, after whose DC component being eliminated by a capacitor 3, is inputted to a delay circuit 4 and a demodulation circuit 7. The demodulation circuit 7 outputs the demodulation signal (f) by demodulating the detecting signal (b) with the timing of a reproducing signal (e). A reference voltage generation circuit 6 estimates the potential of a delay detecting signal (c) at a true timing point Po from the encoding pattern of the demodulation signal, and controls a timing point P_1 so as to coincide with the true timing point P_0 by setting the reference voltage (d) equal to the above potential.



5: timing circuit

(54) FRAME SYNCHRONIZING SYSTEM

(43) 30.11.1988 (19) JP (11) 63-292841 (A)


(21) Appl. No. 62-127134 (22) 26.5.1987

(71) HITACHI LTD (72) MASAHIRO ASHI(2)

(51) Int. Cl⁴. H04L7/08,H04J3/06

PURPOSE: To prevent fixed data from being detected erroneously, by constituting a frame synchronization pattern of a fixed pattern consisting of the same bit series at every frame and a transitional pattern consisting of a bit series changing at every frame in a specific cycle, in a digital communication equipment.

CONSTITUTION: When a frame counter 2 steps, arriving at a phase to detect the frame synchronization pattern, and a frame synchronization detecting signal is outputted from the frame counter 2 to a coincidence/discrepancy decision circuit 6, the coincidence/discrepancy of the frame synchronization pattern is decided. A synchronization protection circuit 7 outputs a hunting operation instruction signal to the coincidence/discrepancy decision circuit 6, the frame counter 2, and a fransitional pattern generation circuit 4 when receiving a signal representing the discrepancy, then, an operation is shifted to a hunting operation state. On the other hand, when the signal representing the coincidence is received, the completion of a protection operation at a rear side is decided after the bit series to be outputted to a comparator 5 being stepped by one by shifting the operating phase of the transitional pattern generation circuit



l: fixed pattern detecting circuit, 3: transitional pattern detecting circuit, a: data, b:clock

(54) DATA TRANSMISSION SYSTEM


(43) 30.11.1988 (19) JP (11) 63-292842 (A)


(21) Appl. No. 62-128892 (22) 26.5.1987 (71) NEC CORP (72) KOJI MURAMATSU

(51) Int. Cl4. H04L11/00-

PURPOSE: To respond to an emergent data transmission request, by storing a data transmission request from each data transmitter in sequence of the generation of the request via a control signal line, and informing the fact of the available state of a data signal line to the data transmitter when the above

CONSTITUTION: The data transmitter which requests the transmission of data out of the data transmitters 2-1-2-n transmits the data transmission request to an external interface circuit 21 via the control signal line 4. The data transmission request is accumulated in a storage part 25 via a reception control circuit 22 and a storage control circuit 24 further. In the storage part 25, the data transmission requests from other data transmitters 2-1-2-n are accumulated in order. And a supervision control circuit 30 always monitors the activity status of the data signal line 3, and when detecting an available state, issues a command to the storage control circuit 24, and extracts control information with the highest priority order out of the data transmitter having the data transmission request stored in the storage part 25.





1: data supervising device. 11: external interface circuit 12: data line monitor circuit. 23: transmission control circuit.

⑩ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭63-292841

@Int Cl.4

識別記号

庁内整理番号

❸公開 昭和63年(1988)11月30日

H 04 L 7/08 H 04 J 3/06 A-6914-5K A-6914-5K

審査請求 未請求 発明の数 1 (全6頁)

図発明の名称 フレーム同期方式

3,03,324

②特 願 昭62-127134

②出 願 昭62(1987)5月26日

⑫発 明 者 芦 賢 浩

神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作

所戸塚工場内

⑫発明者中野 幸男

神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作

所戸塚工場内

⑫発 明 者 菅 野 忠 行

神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作

所戸塚工場内

⑪出 願 人 株式会社日立製作所

②代理人 弁理士 秋本 正実

東京都千代田区神田駿河台4丁目6番地

明 細 書

1. 発明の名称

フレーム同期方式

2. 特許請求の範囲

- 1. 人力データのフレームの特定位相に挿入されたフレーム同期パターンを検出し、データ系列のフレーム同期をとるフレーム同期方式にお列で、毎フレーム同一のピット系列からなる固体パターンとをもって前にフレーム同期パターンを構成したことを特徴とするフレーム同期方式。
- 2. 前記遷移パターンは、M系列信号であること を特徴とする特許請求の範囲第1項記載のフレ ーム同期方式。
- 3. 前記通移パターンは、フレーム毎に特定値増加もしくは減少する2 進値信号であることを特徴とする特許請求の範囲第1項記載のフレーム同期方式。
- 4. ハンチング動作時にはフレーム同期パターン

中の固定パターンのみを検出することを特徴と する特許請求第1項記載のフレーム同期方式。

3. 発明の詳細な説明

(産業上の利用分野)

本発明はディジタル通信装置におけるフレーム 同期方式に係り、特にデータ中の固定パターンに よる誤同期を防止するのに好適なフレーム同期方 式に関する。

(従来の技術)

ては、この様な誤同期を防止する方法として、例 えば昭 6 1 年度 電子退信学会総合全国大会 予 稿集 1 9 8 7 「CRCに基づくフレーム誤同期 防止法」上田裕己等にあるように、フレームに付 加された CRC (Cyclic Redundancy Check) の連続誤りによって検出する手段をフレーム同期 回路に付加し、誤同期検出時において強制再ハン チングをとるようにしている。

(発明が解決しようとする問題点)

上記従来技術は、本来フレーム内の符号誤りを 検出する為に付加したCRCを誤詞期検出に用い ているので、フレーム内の符号誤りによるCRC の誤りと、誤同期によってCRCが挿入されてい る位相と異なる位相をCRCと見なしていめ に発生している疑似的とを区別する ため、長い時間CRCの監視を行わねばならい。 従って、誤同期が発生してい。さらに真の同期を検出し て強制再ハンチングを行い、さらに真の同期を に到るまでの間に、大量のデータが同期外れのた め失われるという問題点がある。

以下、本発明の一実施例を第1図~第3図によかり説明する。第1図は、本発明の一実施例にかから、第1図におけるフレーム問期方式におけるフレームの開期に示すターンの集中配置を集中では、3ピールのである。選移パターンの変化の周期は、アルカーンの変化の周期は8フレームので1、1、1で(2 進)まで、3 ピームので1、1、1で(2 進)でいる。3 フレームので1、1、1で(2 進)でいる。4 フレームので1、1、1で(2 進)でいるに1づつ歩進するようになって第1の一次を第1フレーム。

第2図は、本発明の一実施例にかかるフレーム 同期方式のフレーム同期回路の構成図である。 力データは、固定パターン検出回路1からは、固定パターンの検出・未検出 検出回路1からは、固定パターンの検判で を示す信号が出力され、一致・不一致略6 に入力される。過移パターン検取るからは、クーム同期パターンのとット系列が出力され、遷移パターンのピット系列が出力され、遷移パターンのピット系列が出力され、遷移パターンのピット系列が出力され、遷移パターンのピット系列が出力され、遷移パターンのピット系列が出力され、遷移パターンのピット系列が出力され、遷移パターンのピット系列が出力され、遷移パターンのピット系列が出力され、遷移の大変を受ける。 本発明の目的は、フレーム内の固定データをフレーム同期パターンであるとして誤検出すること がないフレーム同期方式を提供することにある。

(問題点を解決するための手段)

上記目的は、人力データのフレームの特定位相に押入されたフレーム問期パターンを検出し期でイントを検出します。 ニタ系列のフレーム同期をとるフレーム問期の成立において、毎フレーム同一のピット系列からなる 遺産パターンと、特定の周期で毎フレーム変化する ことで、達成ではフレーム同期パターンを構成することで、達成される。

(作用)

フレーム同期パターンの一部を構成する選移パターンのピット系列がフレーム毎に変化するために、フレーム毎に異なったフレーム同期パターンとの照合を行うことになり、フレーム中の固定データを誤ってフレーム同期パターンと見なす事がなくなる。

(実施例)

回路 4 と比較回路 5 とに入力される。 遷移パター ン発生回路(は、該回路(内で発生したパターン 比較用の遷移パターンのピット系列を比較回路 5 に出力する。比較回路5は、遷移パターン検出回 路3と遷移パターン発生回路4から入力してきた 2 つのピット系列を比較し、その比較結果を一致 ・不一致判定回路6に出力する。また、入力して きたクロックは、フレームカウンタ2に入力され、 終フレームカウンタ 2 は、フレーム 周期パターン 検出位相信号を遷移パターン発生回路(およびー) 致・不一致判定回路 6 に入力する。一致・不一致 判定回路 6 は、フレーム同期パターンの一致・不 一致を示す信号を同期保護回路7に出力し、同期 保護回路ではハンチング動作指定信号をフレーム カウンタ 2 , 遷移パターン発生回路 4 および一致 ・不一致判定回路6に出力するようになっている。

次に、第3図のフローチャートを用いて、第1 図に示すフレーム同期パターンを第2図に示すフレーム同期回路によって検出し、データ系列に対してフレーム同期をとる場合の動作について説明 する.

フレーム同期外れが発生した場合、核フレーム 同期外れ発生時点において後方保護機能を有する 同期保護回路?を初期化し、ハンチング動作に移 る。ハンチング動作時においては、入力データを 監視し、第1図に示す固定パターンFi~F。を 入力データ中から検出する。このとき、周期保護 回路でからはハンチング動作指定信号が発せられ、 該信号によりフレームカウンタ2はカウントアッ ブ動作を停止している。また、一致・不一致判定 回路6にもハンチング動作指定信号が入力され、 比較回路 5 から受信した遷移パターンの比較結果 を示す信号が、パターンの一致・不一致の判定に 影響を与えぬよう制御している。この動作状態は、 固定パターン検出回路1が固定パターンド、~ド。 を検出するまで続く。固定パタージF。~F。が 検出されると、前記ハンチング動作指定信号が情 え、その消えるタイミングをもって、運移パター ン検出回路3が検出した遷移パターンを遷移パタ - ン発生回路 4 にプリセットする。このようにし

以後、フレームカウンタ2が歩進し、フレーム 同期パターンを検出する位相までに到り、フレームカウンタ2から一致・不一致判定回路6にフレーム同期パターン検出信号が出力されたとき、一致・不一致判定回路6は固定パターン検出回路1から受信した過移パターンの一致・不一致情報とによってフレーム同期パターンの一致

・不一致を判定し、両者共に一致の場合にパターンの一致を示す借号を同期保護回路7に出力し、 その他の場合には不一致を示す出力を出力する。

遷移パターンの一致・不一致情報の判定条件に 加えるのは、次の理由による。

固定パターンを は出回路 1 が検出したパターンで を が真のフレイターとは はいクーンで はいりので がので はいりので でいりので でいれたのので でいりので でいれたのので でいれたので でいれたのので でいれたのので でいれたのので でいれたのので でいれたのので でいれたのので でいれたのので でいれたののので でいれたのので でいれたののので でいれたのので でいれたので でいれたで でいれて でいれ

以上のように、本実施例によれば、従来技術において最も誤同期が発生しやすかった場合、つまりフレーム中に固定されたデータがある場合においても、後方保護動作中において、フレーは問別がクーンが予め定めた。優別の列と一致するか否かを検出する事により誤同期の

発生を防止する事ができる。

第4図のフレーム同期パターンを用いた場合のフレーム同期回路の構成およびその動作については、基本的には第2図および第3図を用いて説明した第1図のフレーム同期パターンの場合と同じである。異なる点は、第2図の遷移パターン発生

ーン発生回路、5 …比較回路、6 …一致・不一致 判定回路、7 …同期保護回路

代理人 弁理士 秋 本 正 実

回路 4 から出力される遷移パターン比較のための ビット系列のフレーム毎の遷移が、原始多項式 X³ + X + 1 に対応するM系列となる点だけである。


(発明の効果)

本発明によれば、データ信号中に含まれる疑似的なフレーム同期パターンによる誤同期発生を防止でき、フレーム同期回路の性能向上に効果がある。

4. 図面の簡単な説明

第1図は本発明の一実施例に係るフレーム同期パターン構成図、第2図は第1図に示すフレーム同期パターンに対するフレーム同期回路の構成図、第3図は第2図に示すフレーム同期回路の動作を説明するフローチャート、第4図は本発明の第2実施例に係るフレーム同期パターン構成図、第5図(a),(b)は従来技術におけるフレーム同期パターン構成図である。


1 … 固定パターン検出回路、 2 … フレームカウンタ、 3 … 遷移パターン検出回路、 4 … 遷移パタ




ų.

図

第 3 図





第 4 図

第1フレーム F1 F2 F3 F4 F51111	7-9
第2フレーム F1 F2 F3 F4 F5 011	5 8
第3 フレーム F1F2F3F4F5001	データ
第4フレームF1F2F3F4F5100	データ
第5フレームFiFzF3F4F5010	7'-9
第6フレーム「「「「「」「「」「「」「「」「」	データ
第7フレームFiFzF5F4F5110	データ
19-ツ 連歩	

第 5 図

